lldb-ppc64-register-enums.h
2.81 KB
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
//===-- lldb-ppc64-register-enums.h ---------------------------*- C++ -*-===//
//
// Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
// See https://llvm.org/LICENSE.txt for license information.
// SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
//
//===----------------------------------------------------------------------===//
#ifndef lldb_ppc64_register_enums_h
#define lldb_ppc64_register_enums_h
// LLDB register codes (e.g. RegisterKind == eRegisterKindLLDB)
// Internal codes for all ppc64 registers.
enum {
k_first_gpr_ppc64,
gpr_r0_ppc64 = k_first_gpr_ppc64,
gpr_r1_ppc64,
gpr_r2_ppc64,
gpr_r3_ppc64,
gpr_r4_ppc64,
gpr_r5_ppc64,
gpr_r6_ppc64,
gpr_r7_ppc64,
gpr_r8_ppc64,
gpr_r9_ppc64,
gpr_r10_ppc64,
gpr_r11_ppc64,
gpr_r12_ppc64,
gpr_r13_ppc64,
gpr_r14_ppc64,
gpr_r15_ppc64,
gpr_r16_ppc64,
gpr_r17_ppc64,
gpr_r18_ppc64,
gpr_r19_ppc64,
gpr_r20_ppc64,
gpr_r21_ppc64,
gpr_r22_ppc64,
gpr_r23_ppc64,
gpr_r24_ppc64,
gpr_r25_ppc64,
gpr_r26_ppc64,
gpr_r27_ppc64,
gpr_r28_ppc64,
gpr_r29_ppc64,
gpr_r30_ppc64,
gpr_r31_ppc64,
gpr_cr_ppc64,
gpr_msr_ppc64,
gpr_xer_ppc64,
gpr_lr_ppc64,
gpr_ctr_ppc64,
gpr_pc_ppc64,
k_last_gpr_ppc64 = gpr_pc_ppc64,
k_first_fpr_ppc64,
fpr_f0_ppc64 = k_first_fpr_ppc64,
fpr_f1_ppc64,
fpr_f2_ppc64,
fpr_f3_ppc64,
fpr_f4_ppc64,
fpr_f5_ppc64,
fpr_f6_ppc64,
fpr_f7_ppc64,
fpr_f8_ppc64,
fpr_f9_ppc64,
fpr_f10_ppc64,
fpr_f11_ppc64,
fpr_f12_ppc64,
fpr_f13_ppc64,
fpr_f14_ppc64,
fpr_f15_ppc64,
fpr_f16_ppc64,
fpr_f17_ppc64,
fpr_f18_ppc64,
fpr_f19_ppc64,
fpr_f20_ppc64,
fpr_f21_ppc64,
fpr_f22_ppc64,
fpr_f23_ppc64,
fpr_f24_ppc64,
fpr_f25_ppc64,
fpr_f26_ppc64,
fpr_f27_ppc64,
fpr_f28_ppc64,
fpr_f29_ppc64,
fpr_f30_ppc64,
fpr_f31_ppc64,
fpr_fpscr_ppc64,
k_last_fpr_ppc64 = fpr_fpscr_ppc64,
k_first_vmx_ppc64,
vmx_vr0_ppc64 = k_first_vmx_ppc64,
vmx_vr1_ppc64,
vmx_vr2_ppc64,
vmx_vr3_ppc64,
vmx_vr4_ppc64,
vmx_vr5_ppc64,
vmx_vr6_ppc64,
vmx_vr7_ppc64,
vmx_vr8_ppc64,
vmx_vr9_ppc64,
vmx_vr10_ppc64,
vmx_vr11_ppc64,
vmx_vr12_ppc64,
vmx_vr13_ppc64,
vmx_vr14_ppc64,
vmx_vr15_ppc64,
vmx_vr16_ppc64,
vmx_vr17_ppc64,
vmx_vr18_ppc64,
vmx_vr19_ppc64,
vmx_vr20_ppc64,
vmx_vr21_ppc64,
vmx_vr22_ppc64,
vmx_vr23_ppc64,
vmx_vr24_ppc64,
vmx_vr25_ppc64,
vmx_vr26_ppc64,
vmx_vr27_ppc64,
vmx_vr28_ppc64,
vmx_vr29_ppc64,
vmx_vr30_ppc64,
vmx_vr31_ppc64,
vmx_vscr_ppc64,
vmx_vrsave_ppc64,
k_last_vmx_ppc64 = vmx_vrsave_ppc64,
k_num_registers_ppc64,
k_num_gpr_registers_ppc64 = k_last_gpr_ppc64 - k_first_gpr_ppc64 + 1,
k_num_fpr_registers_ppc64 = k_last_fpr_ppc64 - k_first_fpr_ppc64 + 1,
k_num_vmx_registers_ppc64 = k_last_vmx_ppc64 - k_first_vmx_ppc64 + 1,
};
#endif // #ifndef lldb_ppc64_register_enums_h